<b id="8sqiv"><small id="8sqiv"></small></b>
  • <mark id="8sqiv"><noframes id="8sqiv"></noframes></mark>

      1. <mark id="8sqiv"></mark>

        <source id="8sqiv"><div id="8sqiv"></div></source>
      1. <u id="8sqiv"></u>

      2. <small id="8sqiv"><dl id="8sqiv"></dl></small><u id="8sqiv"></u>

        菜鳥要飛的個人空間 http://www.newnew88.com/1149070 [收藏] [復制] [分享] [RSS]

        日志

        分享 Vivado中新建工程或把IP搭建成原理圖(轉)
        2017-5-9 09:49
        上一節說了怎么建自己的IP,下面把自己的設計方案用IP的方式搭建成原理圖。 1、新建project 2、選擇芯片型號xc7z020clg400-1 3、既然vivado是按照IP原理圖來設計的,首先是要添加block 4、直接從IP Catalog中選擇想要的IP模塊 5、這里我添加了cpu核,axi-bram控制器,bram,pll時鐘器,中斷 ...
        個人分類: FPGA|2457 次閱讀|0 個評論
        分享 Vivado中新建工程或把IP搭建成原理圖(轉)
        2017-5-9 09:49
        上一節說了怎么建自己的IP,下面把自己的設計方案用IP的方式搭建成原理圖。 1、新建project 2、選擇芯片型號xc7z020clg400-1 3、既然vivado是按照IP原理圖來設計的,首先是要添加block 4、直接從IP Catalog中選擇想要的IP模塊 5、這里我添加了cpu核,axi-bram控制器,bram,pll時鐘器,中斷 ...
        個人分類: FPGA|1012 次閱讀|0 個評論
        分享 Vivado中將verilog代碼封裝成IP(轉)
        2017-5-3 09:28
        Xilinx的Vivado采用原理圖的設計方式,比較直觀適合大型項目,我們自己的code都需要封裝成user IP。 這里主要介紹怎么把多個關聯管腳合并成類似bus的大端口 第一大部分 選擇source文件 先新建一個project,把要package的v文件加進去,一般都會先做功能仿真 Tools-Create and Package IP,我個人喜歡用第一項current p ...
        個人分類: FPGA|4931 次閱讀|0 個評論
        分享 什么是阻抗匹配以及為什么要阻抗匹配(轉)
        2017-4-25 11:05
        什么是 阻抗匹配 以及為什么要阻抗匹配... 阻抗匹配在高頻設計中是一個常用的概念,這篇文章對這個“阻抗匹配”進行了比較好的解析。回答了什么是阻抗匹配。 阻抗匹配(Impedance matching)是微波 電子 學里的一部分, 主要用于傳輸線上, 來達至所有高頻的微波信號皆能傳至負載點的目的 ...
        個人分類: 電路設計|3388 次閱讀|0 個評論
        分享 Chipscope使用技巧--enable the storage qualification
        2017-4-18 14:50
        使用Chipscope采集FPGA運行的實時數據對于調試來說很方便,特別需要查看某個條件變化時,采集下來的時序一目了然。但是,可能會碰到這樣的問題:采樣時鐘比較高(比如幾百兆),大多數信號也在這樣的時鐘下運行,有某些信號周期是幾十k的,恰好我們需要能夠看到完整的幾個周期時序,若不做其他設置,采樣深度勢必會很深,一 ...
        個人分類: FPGA|1718 次閱讀|0 個評論
        分享 CMOS Sensor的調試經驗分享(轉)
        2016-10-8 14:18
        CMOS Sensor的調試經驗分享      我這里要介紹的就是CMOS攝像頭的一些調試經驗。   首先,要認識CMOS攝像頭的結構。我們通常拿到的是集成封裝好的模組,一般由三個部分組成:鏡頭、感應器和圖像信號處理器構成。一般情況下,集成好的模組我們只看到外面的鏡頭、接口和封裝殼,這種一般是固定焦距的。有些廠商只 ...
        個人分類: 圖像 視頻|3208 次閱讀|0 個評論
        分享 大數據量需求下的JESD204B接口
        2016-8-25 09:02
        在我們的日常生活中,數據業務的需求越來越大,隨之而來對于通信設施等的帶寬要求越來越高。這就需要在一些設備中用到高速的數據采集和數據處理。JESD204正是這樣一種用于高速數據采集的接口,目前主要用在ADC和FPGA之間的連接。 JESD204最初的版本在2006年4月發布,作為轉換器和接收器間的串行數據鏈路。如圖1所示,JESD ...
        2296 次閱讀|0 個評論
        分享 ISE和VIVADO的比較
        2016-1-5 09:05
        個人分類: FPGA|8870 次閱讀|0 個評論
        分享 在AD采集數據時ChipScope采樣時鐘設置與計算頻譜的關系
        2015-11-5 14:10
        使用ChipScope觀測ADC采集到的單音信號,保存數據,在MATLAB中計算采集到的信號頻譜。 比如:待采單音信號1MHz,采樣頻率100MHz,ChipScope使用200MHz采樣。采集到的數據在MATLAB中計算頻譜時,采樣頻率按100 ...
        個人分類: FPGA|3152 次閱讀|0 個評論

        本頁有 1 篇日志因作者的隱私設置或未通過審核而隱藏

        1234下一頁
        關閉

        站長推薦 上一條 /2 下一條

        小黑屋| 關于我們| 聯系我們| 在線咨詢 |  EETOP 創芯網 ( 京ICP備:10050787號 京公網安備:11010502037710 )

        GMT+8, 2021-4-10 14:16 , Processed in 0.044996 second(s), 14 queries , Gzip On.

        返回頂部
        精品国产品国语在线不卡,日本奶水milkjapan挤奶,口述爱爱好爽细节过程,色老汉免费网站免费视频 网站地图